关于VHDL的大于小于符号
答案:2 悬赏:0
解决时间 2021-01-12 00:40
- 提问者网友：轮囘Li巡影
- 2021-01-11 15:20
关于VHDL的大于小于符号
最佳答案
- 二级知识专家网友：鸠书
- 2021-01-11 15:30
你这个是绝对有问题的：输出信号怎么能2次赋值呢？red<= '0' when (q > "01111" and q < "11111");
red<= '1' when q <="01111";上面那样写是错误的。修改后red<='0'when(q>"01111"and q<"11111")else
'1'when q<="01111";
green<='1'when(q>"01111"and q<"11111")else
'0'when q<="01111";
yellow<='1'--因为你yellow根本就没变所以用不着判断了
red<= '1' when q <="01111";上面那样写是错误的。修改后red<='0'when(q>"01111"and q<"11111")else
'1'when q<="01111";
green<='1'when(q>"01111"and q<"11111")else
'0'when q<="01111";
yellow<='1'--因为你yellow根本就没变所以用不着判断了
全部回答
- 1楼网友：行雁书
- 2021-01-11 17:05
写法不对，那个比较只能写成10进制整数形式如q > "0
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息！
大家都在看
推荐信息