如何使用Verilog编写二倍率采样
答案:1 悬赏:30
解决时间 2021-01-17 11:15
- 提问者网友：星軌
- 2021-01-16 22:39
如何使用Verilog编写二倍率采样
最佳答案
- 二级知识专家网友：老鼠爱大米
- 2021-01-16 23:25
二分频？
always@(posedge clk or negedge rst_b)
begin
if(!rst_b)
clk_div_2<= 0;
else
clk_div_2<=!clk_div_2;
end
always@(posedge clk or negedge rst_b)
begin
if(!rst_b)
clk_div_2<= 0;
else
clk_div_2<=!clk_div_2;
end
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息！
大家都在看
推荐信息