fpga 输入引脚未用 如何处理

fpga 输入引脚未用 如何处理

设为三态输入.

fpga管脚配置

1：IO standard：这个是用于支持对应不同的电平标准。FPGA IO口的电压由IO bank上的VCC引入。一个bank上引入3.3V TTL电平，那么此时整个bank上输出3.3V的TTL电平。设置这个第一是为了和current strength一起计算功率。第二个是用于在IO口上加载正确的上拉/下拉电阻。只要你设置完成，Quartus会按照:电平标准自动布线。

2：IO Bank：在quartus pin planner 的top view下右键然后点击 show IO banks，这个时候就会看到FPGA的管脚被几种颜色划分开了。一种颜色下的IO口代表一组bank。你在吧管脚的location约束完成以后。IO Bank会自动填充完毕的。

3：Group：Group就是所输出的信号的名字。比如有一组信号叫cnt。对cnt的某一根赋值，这里的Group会自动填充为cnt 。

4：Reserved：这个是对管脚内部的IO逻辑进行约束的，介绍几个。bidrectional：双向，tri-state:三态等等。这个约束的是FPGA在IO端的输入输出区域的逻辑。比如选择tri-state。那么这个时候，在IO口前部的IO区，quartus会自动给生成一个三态门。

5：Vref Group：这个Group是bank内部的细分区域，因为一个bank可能多达60个脚。为了快速定位，可以利用这个vref group来找到某个管脚。（这个是非修改属性）无法修改。

输入引脚未用？那你还编程时就不应该包含这些引脚。这样系统会更稳定。

参考资料：Verilog 数字系统设计教程 夏宇闻编著

如果你是画pcb是未用，那么悬空就可以了
如果你是在编程那么应该在设置中设为三态输入

如果你是在编程那么应该在设置中设为三态输入 这个很多资料有的啊

输入管脚可以配置成上拉或者下拉，一般fpga的io内部都有上拉或者下拉电阻。

一般做法设为三态输入.

如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！

点此我要举报以上问答信息！