中易网

PMOS管的介绍

答案:2  悬赏:10  
解决时间 2021-01-12 20:31
  • 提问者网友:贪了杯
  • 2021-01-12 14:54
PMOS管的介绍
最佳答案
  • 二级知识专家网友:平生事
  • 2021-01-12 15:11
PMOS是指n型衬底、p沟道,靠空穴的流动运送电流的MOS管   
全称 : positive channel Metal Oxide Semiconductor   
别名 : positive MOS   
金属氧化物半导体场效应(MOS)晶体管可分为N沟道与P沟道两大类, P沟道硅MOS场效应晶体管在N型硅衬底上有两个P+区,分别叫做源极和漏极,两极之间不通导,栅极上加有足够的负电压(源极接地)时,栅极下的N型硅表面呈现P型反型层,成为连接源极和漏极的沟道。
PMOS集成电路是一种适合在低速、低频领域内应用的器件。PMOS集成电路采用-24V电压供电。CMOS-PMOS接口电路采用两种电源供电。采用直接接口方式,一般CMOS的电源电压选择在10~12V就能满足PMOS对输入电平的要。
改变栅压可以改变沟道中的电子密度,从而改变沟道的电阻。
这种MOS场效应晶体管称为P沟道增强型场效应晶体管。如果N型硅衬底表面不加栅压就已存在P型反型层沟道,加上适当的偏压,可使沟道的电阻增大或减小。这样的MOS场效应晶体管称为P沟道耗尽型场效应晶体管。统称为PMOS晶体管。
P沟道MOS晶体管的空穴迁移率低,因而在MOS晶体管的几何尺寸和工作电压绝对值相等的情况下,PMOS晶体管的跨导小于N沟道MOS晶体管。
此外,P沟道MOS晶体管阈值电压的绝对值一般偏高,要求有较高的工作电压。它的供电电源的电压大小和极性,与双极型晶体管——晶体管逻辑电路不兼容。
PMOS因逻辑摆幅大,充电放电过程长,加之器件跨导小,所以工作速度更低,在NMOS电路(见N沟道金属—氧化物—半导体集成电路)出现之后,多数已为NMOS电路所取代。只是,因PMOS电路工艺简单,价格便宜,有些中规模和小规模数字控制电路仍采用PMOS电路技术。

全部回答
  • 1楼网友:蓝房子
  • 2021-01-12 16:41

金属氧化物半导体场效应(MOS)晶体管可分为N沟道与P沟道两大类, P沟道硅MOS场效应晶体管在N型硅衬底上有两个P+区,分别叫做源极和漏极,两极之间不通导,栅极上加有足够的负电压(源极接地)时,栅极下的N型硅表面呈现P型反型层,成为连接源极和漏极的沟道。改变栅压可以改变沟道中的电子密度,从而改变沟道的电阻。这种MOS场效应晶体管称为P沟道增强型场效应晶体管。如果N型硅衬底表面不加栅压就已存在P型反型层沟道,加上适当的偏压,可使沟道的电阻增大或减小。这样的MOS场效应晶体管称为P沟道耗尽型场效应晶体管。统称为PMOS晶体管。 P沟道MOS晶体管的空穴迁移率低,因而在MOS晶体管的几何尺寸和工作电压绝对值相等的情况下,PMOS晶体管的跨导小于N沟道MOS晶体管。此外,P沟道MOS晶体管阈值电压的绝对值一般偏高,要求有较高的工作电压。它的供电电源的电压大小和极性,与双极型晶体管——晶体管逻辑电路不兼容。PMOS因逻辑摆幅大,充电放电过程长,加之器件跨导小,所以工作速度更低,在NMOS电路(见N沟道金属—氧化物—半导体集成电路)出现之后,多数已为NMOS电路所取代。只是,因PMOS电路工艺简单,价格便宜,有些中规模和小规模数字控制电路仍采用PMOS电路技术。 PMOS的工作原理与NMOS相类似。因为PMOS是N型硅衬底,其中的多数载流子是空穴,少数载流子是电子,源漏区的掺杂类型是P型,所以,PMOS的工作条件是在栅上相对于源极施加负电压,亦即在PMOS的栅上施加的是负电荷电子,而在衬底感应的是可运动的正电荷空穴和带固定正电荷的耗尽层,不考虑二氧化硅中存在的电荷的影响,衬底中感应的正电荷数量就等于PMOS栅上的负电荷的数量。当达到强反型时,在相对于源端为负的漏源电压的作用下,源端的正电荷空穴经过导通的P型沟道到达漏端,形成从源到漏的源漏电流。同样地,VGS越负(绝对值越大),沟道的导通电阻越小,电流的数值越大。
与NMOS一样,导通的PMOS的工作区域也分为非饱和区,临界饱和点和饱和区。当然,不论NMOS还是PMOS,当未形成反型沟道时,都处于截止区,其电压条件是
VGSVGS>VTP (PMOS),
值得注意的是,PMOS的VGS和VTP都是负值。
PMOS集成电路是一种适合在低速、低频领域内应用的器件。PMOS集成电路采用-24V电压供电。CMOS-PMOS接口电路采用两种电源供电。采用直接接口方式,一般CMOS的电源电压选择在10~12V就能满足PMOS对输入电平的要求。
MOS场效应晶体管具有很高的输入阻抗,在电路中便于直接耦合,容易制成规模大的集成电路。
各种场效应管特性比较
在2004年12月的国际电子器件会议(IEDM)上表示:双应力衬垫(DSL)方法导致NMOS和PMOS中的有效驱动电流分别增加15%和32%,饱和驱动电流分别增加11%和20%。PMOS的空穴迁移率在不使用SiGe的情况下可以提高60%,这已经成为其他应变硅研究的焦点。
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息,可以点下面链接进行举报!
点此我要举报以上问答信息!
大家都在看
推荐信息